True Table
Implmentați modulul verilog pentru tabelul de adevăr dat.
Veți avea 3 intrări:
- i_w_a
- i_w_b
- i_w_c
Veți avea o singură ieșire:
- o_w_out
Apăsați butonul "evaluate" din VPL pentru a afla tabelul de adevăr pe care trebuie să îl implementați.
Exemplu de tabel:
| i_w_a | i_w_b | i_w_c | o_w_out |
|---|---|---|---|
| 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 1 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |
| 1 | 1 | 1 | 0 |